理聘网-职位详情页，设计岗(嵌入式开发)

任职要求： 1.编程语言：精通Verilog/VHDL，熟悉SystemVerilog，C语言； 2.FPGA工具链：熟练使用XilinxVivado，熟悉ModelSim仿真包括综合、布局布线、时序分析； 3.调试能力：熟练使用VivadoILA、逻辑分析仪、示波器、JTAG调试器，主要需求以下领域的博士、硕士和本科生 通信工程、自动化、电子信息工程、电子科学与技术、机械电子工程专业 研究方向： 通信工程、自动化、电子信息工程、电子科学与技术、机械电子工程专业 福利待遇： 七险两金、单身公寓（配备基本家电和床上用品）、餐补、工会福利、购房补贴、人才补贴、高温补贴、年度体检、培训提升等。 硕士15-24万/年，博士35万起/年+项目酬金，成熟人才可谈判