首页
推荐
搜索
单位
简历
APP
双选会
海优 热门图标
理聘AI

理聘网-职位详情页,FPGA工程师(睿能科技)

FPGA工程师(睿能科技)
面议
投简历
地点图标 北京
工作经验图标 经验不限
教育经历图标 本科
职位描述
安全科学与工程
兵器科学与技术
光学工程
信息与通信工程
信息资源管理
管理科学与工程
数学
电子科学与技术
任职要求: 信息与通信工程,电子信息,电子信息,信息与通信工程,电子信息工程,信息与通信工程,光电信息工程,电子信息,光电信息科学与工程,电子信息实验班,信息与通信工程,信息与计算科学,信息对抗技术,电子信息实验班,电子信息工程,光电信息科学与工程,新一代电子信息技术(含量子技术等),信息与通信工程,通信工程(含宽带网络、移动通信等),工科试验班(电子信息实验班),电子与通信工程,通信工程,电子信息类,电子信息实验班,新一代电子信息技术(含量子技术等),信息与计算科学,电子信息工程(实验班),信息对抗技术,电子信息,电子信息工程(实验班),电子与信息,电子信息工程,光电信息科学与工程,通信工程(含宽带网络、移动通信等),电子信息工程(徐特立英才班),工科试验班(电子信息实验班)(电子信息工程、电子科学,电子信息工程,信息与通信工程,光电信息科学与工程,电子信息实验班,信息管理与信息系统,电子信息,信息对抗技术,信息与计算科学,光电信息科学与工程,电子信息工程,电子信息实验班,工科试验班(信息科学技术),电子与信息,信息管理与信息系统,电子信息,信息与通信工程,网络与信息安全,信息对抗技术,电子信息工程,电子信息,信息与计算科学,光电信息科学与工程,信息对抗技术,信息管理与信息系统,工科试验班(信息科学技术),电子与信息,信息与通信工程,电子信息实验班 学历:本科,硕士 职位描述:岗位要求:1具备VHDL/Verilog语言代码编写、阅读和调试能力;2了解CPLD、FPGA等逻辑器件的使用,常用功能电路与接口的实现方法;3了解相关开发工具进行开发、调试和测试,使用标准仪器进行硬件的调试和测试;4了解常用功能电路与接口电路的实现方法,了解ADC、DAC等数模混合器件的基本原理和使用方法,了解Aurora、RapidIO、PCI/PCI-E、JESD204B等常用高速接口驱动的设计开发,了解常用接口协议;5具备数字电路基础知识,能够阅读接口电路时序图、电路原理图和PCB图,能够进行调试、验证和排故;6具有文档编写能力;7具备英文手册和资料阅读能力,具备新知识学习能力。岗位职责:FPGA、CPLD逻辑代码开发。 研究方向: 信息与通信工程,电子信息,电子信息,信息与通信工程,电子信息工程,信息与通信工程,光电信息工程,电子信息,光电信息科学与工程,电子信息实验班,信息与通信工程,信息与计算科学,信息对抗技术,电子信息实验班,电子信息工程,光电信息科学与工程,新一代电子信息技术(含量子技术等),信息与通信工程,通信工程(含宽带网络、移动通信等),工科试验班(电子信息实验班),电子与通信工程,通信工程,电子信息类,电子信息实验班,新一代电子信息技术(含量子技术等),信息与计算科学,电子信息工程(实验班),信息对抗技术,电子信息,电子信息工程(实验班),电子与信息,电子信息工程,光电信息科学与工程,通信工程(含宽带网络、移动通信等),电子信息工程(徐特立英才班),工科试验班(电子信息实验班)(电子信息工程、电子科学,电子信息工程,信息与通信工程,光电信息科学与工程,电子信息实验班,信息管理与信息系统,电子信息,信息对抗技术,信息与计算科学,光电信息科学与工程,电子信息工程,电子信息实验班,工科试验班(信息科学技术),电子与信息,信息管理与信息系统,电子信息,信息与通信工程,网络与信息安全,信息对抗技术,电子信息工程,电子信息,信息与计算科学,光电信息科学与工程,信息对抗技术,信息管理与信息系统,工科试验班(信息科学技术),电子与信息,信息与通信工程,电子信息实验班
发布时间:2025.11.24
工作地点
北京
睿能科技(北京)有限公司
地点图标地点圆形图片
工商信息
工商信息图标 企业名称
睿能科技(北京)有限公司
工商信息图标 法定代表人
梁士龙
工商信息图标 成立日期
2008-06-02
工商信息图标 企业类型
有限责任公司(自然人投资或控股)
工商信息图标 经营状态
存续(在营、开业、在册)
工商信息图标 注册资本
1200万元
相似职位
安全提示图标 理聘安全提示
求职中如遇到招聘方扣押证件、要求提供担保或收取财务、强迫入股或集资、收取不正当利益或其他违法情形,提高警惕并立即举报
下载app提示-背景图
理聘小程序
随时随地看职位
投递反馈秒知道
微信小程序-二维码图
睿能科技(北京)有限公司
企业
热招 2 个职位
单位主页
Ai入口图
猜你喜欢
更多