理聘网-职位详情页，工程师（前端设计）

任职要求： 1、负责子系统方案设计及相关文档撰写，承担交付责任； 2、负责组织子系统编码实现，并负责完成关键复杂模块编码； 3、负责组织依据Lint/综合/形式化验证等报告，完成子系统代码检查、确认及修改； 4、负责ASIC代码的原型移植，搭建FPGA工程、评估管脚分配，添加时序/物理约束，完成时序收敛； 5、负责分析FPGA运行报告，完成代码时序/面积/功耗优化，或给出优化建议； 6、负责配合中后端工程师完成ASIC代码的时序/面积/功耗优化； 7、负责配合验证工程师完成覆盖率分析、故障定位等工作； 8、负责关键IP选型、分析，撰写相应的选型总结报告； 9、需要领导下级完成团队项目，同时为项目成员提供必要的工作指导； 10、根据所处的专业发展路线，指定相关工作方法、程序等专业细则，以独立完成自身工作为主，同时可能含有管理、协调他人工作的权限； 11、项目组中的中流砥柱，需要完成一般员工完成不了的复杂工作问题，同时会承担一部分下级员工的工作责任。 1、大学本科及以上，本科6年或者硕士4年及以上芯片/FPGA设计经验； 2、掌握完善的编码规范，参与过4个以上大型FPGA/芯片项目的设计相关工作； 3、掌握某一相关领域理论知识，了解常用实现方案，可结合具体应用场景选择技术路线，完成子系统架构方案设计； 4、掌握代码时序/面积/功耗原理，可根据综合/STA等工具报告，完成代码的时序/面积/功耗优化； 5、掌握FPGA设计流程，熟练使用IES/Vivado/Quartus等EDA工具，熟悉综合/实现原理及优化方法，掌握时序/物理约束方法，可进行时序/资源分析及优化； 6、熟练使用Modelsim/VCS/IES等一种及以上仿真工具，可搭建ASIC/FPGA仿真环境，熟悉UVM验证方法学，可使用和修改UVM验证环境； 7、熟练使用nLint/Spyglass等规则检查工具，可搭建运行环境，并进行代码修改； 8、熟悉Makefile/Shell/Perl/TCL/Python等一种及以上脚本语言，可修改和编写脚本提升工作效率或构建工具flow； 9、熟悉中后端流程，可根据系统划分和布局等信息，设计出更易实现的方案； 10、根据工作目标，判断出可能出现的相应问题，因而对工作内容进行主动性、主观性及预测性的调整； 11、通常可以解决项目研发过程中遇到的难以解决的专业问题，并且具备提升员工工作效率的能力； 12、典型情况下，带领T1、T2级别员工，完成项目，同时可能向T4或M2汇报工作进度。 研究方向： 计算机专业 福利待遇： 1、按国家规定缴纳全额社会保险和公积金； 2、工作餐补，免费人才公寓； 3、高温及采暖补贴； 4、带薪年假； 5、弹性工作制； 6、免费健康体检； 7、生日会、团建，年度旅游等活动。