首页
推荐
搜索
单位
简历
APP
双选会

理聘网-职位详情页,数字电路设计工程师

数字电路设计工程师
30-45K/月
投简历
聊一聊
地点图标 上海
工作经验图标 3-5年
教育经历图标 本科
职位描述
FPGA
verilog
SystemVerilog
模拟芯片
岗位职责: 1.从事通信基带处理器模块设计和系统集成并撰写设计文档; 2.参与 SOC 芯片架构设计,设计相关 IP 和 SOC 集成; 3.参与完成芯片模块和顶层前端实现流程; 4.协同完成模块和系统验证; 5.协助 FPGA 原型验证相关工作。 岗位要求: 1.相关专业本科以上学历,硕士优先;2年以上数字电路设计相关工作经验; 2.精通 verilog、SystemVerilog 等语言; 3.熟悉 SOC 架构、外设及 AHB 总线或者有通信基带芯片设计经验; 4.具备良好的沟通协调能力和团队合作精神,有较强的责任心和进取心,具有很强的独立工作能力及动手能力; 5.熟练掌握仿真工具, 熟悉综合、STA、Formality 等前端设计相关流程,有低功耗设计经验更佳; 6.熟悉 Shell/Tcl/Perl/Python 等脚本语言更佳; 7.有 FPGA 原型验证经验更佳; 8.高速接口设计经验如DDR, USB, SDIO等。
工作地点
中国(上海)自由贸易试验区
上海移芯通信科技股份有限公司
地点图标地点圆形图片
相似职位
安全提示图标 理聘安全提示
求职中如遇到招聘方扣押证件、要求提供担保或收取财务、强迫入股或集资、收取不正当利益或其他违法情形,提高警惕并立即举报