首页
推荐
搜索
单位
简历
APP
双选会
2026海优 网页头部-理聘AI图标
理聘AI

理聘网-职位详情页,模拟设计工程师

模拟设计工程师
面议
停止招聘
地点图标 上海
工作经验图标 经验不限
教育经历图标 本科
职位描述
C++
perl
岗位职责: 1.Design, evaluate and verify CMOS analog circuits ( PLL、DDR、USB、HDMI、ADAC、VDAC); 2.Oversee layout and verification activities which include floor plan, LVS and DRC. 任职要求: 1.Bachelor degree or Master degree in ASIC Design Relevant; 2.Experience in RF/Analog IC design; 3.Good fundamental in analysis and design of analog / mixed-signal circuits; 4.Experience in Verilog, AHDL and/or Matlab; 5.Ability to do layout and provide verification/debugging guidance; 6.Solid knowledge of EDA design tools (Analog artist, spectre, HSPICE and nc-verilog ...); 7.Familiar with Computer languages such as C, C++, perl; 8.Experience in any of the following areas is preferred: PLL, high-speed I/O’s; 9.Good communication skills and Good oral/written English. 福利待遇:
工作地点
澜起科技
澜起科技股份有限公司
地点图标地点圆形图片
工商信息
工商信息图标 企业名称
澜起科技股份有限公司
工商信息图标 法定代表人
杨崇和
工商信息图标 成立日期
2004-05-27
工商信息图标 企业类型
股份有限公司(中外合资、上市)
工商信息图标 经营状态
存续(在营、开业、在册)
工商信息图标 注册资本
114146.1126万元人民币
相似职位
安全提示图标 理聘安全提示
求职中如遇到招聘方扣押证件、要求提供担保或收取财务、强迫入股或集资、收取不正当利益或其他违法情形,提高警惕并立即举报
下载app提示-背景图
理聘小程序
随时随地看职位
投递反馈秒知道
微信小程序-二维码图
澜起科技股份有限公司
企业
热招 0 个职位
单位主页
Ai入口图
猜你喜欢
更多