理聘网-职位详情页，工程师（IC后端设计）

任职要求： 负责Floorplan布局规划，电源网络设计、时钟树综合分析、功耗面积优化分析； 负责Timingclosure、DRC/LVC、RCextraction等工作； 硕士，微电子相关专业； 具备时序分析和时序收敛的基本概念，熟悉Verilog语言； 扎实的数字电路基础； 良好的专业英文文献阅读和资料搜索能力； 具有较强的学习能力、沟通能力和良好的团队合作精神； 了解可测试设计的基本概念或熟悉P&R流程，有Tapeout的经验者优先。 研究方向： Timingclosure、DRC/LVC、RCextraction